CPU -cachen som holder data som venter på å gå inn i CPU, anses vanligvis ikke som et eget cache -nivå, men snarere en del av CPUs interne struktur , ofte innenfor utførelsesenheten eller nært forbundet med det.

Her er grunnen:

* cache -hierarki: CPU -cacher (L1, L2, L3) er først og fremst designet for å holde data om at CPU kan trenger snart, basert på lokalitetsprinsipper. De lagrer vanligvis ikke data "som venter på å gå inn i" CPU.

* Dataflyt: Når data hentes fra minnet, beveger de seg gjennom cachehierarkiet (hvis den er til stede) og når til slutt når CPUs interne registre. Disse registerene holder dataene rett før og etter utførelse.

* instruksjonsrørføring: Moderne CPU -er bruker rørledning, der flere instruksjoner behandles i forskjellige stadier samtidig. Dette betyr at data hentet fra minnet kan være for en instruksjon lenger ned i rørledningen, ikke den som for øyeblikket blir utført.

Selv om det ikke er et spesifikt hurtigbuffernivå for data som venter på å gå inn i CPU, administrerer CPUs interne strukturer, inkludert utførelsesenheten og tilhørende buffere, dataflyten og sikre at instruksjoner mottar nødvendige data til høyre Tid.