Redusert Instruction Set Computing ( RISC ) ​​er en CPU designkonsept som søker gevinster i kraft som en trade -off for forenklede instruksjoner. Denne designfilosofi er direkte motsetning til Complex Instruction Set Computing ( CISC ), som er grunnlaget for de x86- stil prosessorer av det store flertallet av hjemme-PC og bærbare datamaskiner. Performance- Oriented

Byggingen av RISC-prosessor er slik at ytelsen er prioritert , snarere enn rå kraft . Når RISC og CISC ble utviklet, var flaskehalsen av mikroprosessorer kraft, noe som betyr at CISC vant ut og effektive , prestasjonsorienterte chips ble brukt mindre og mindre. RISC kom tilbake til mote når behovet økt for chips som gjør effektiv bruk av bærbare batteristrøm.
Mindre allsidig

Siden instruksjonssett er så enkelt, er at , en instruksjon per syklus , RISC-prosessorer har en tendens til å bli bedre brukt for enkle og repeterende logiske operasjoner . CISC prosessorer er virkelig " generelle formål ", som betyr at de kan rørledningen flere instruksjoner på en gang uten en preferanse for enklere eller mer komplekse applikasjoner. RISC-prosessorer må programmeres på en veldig spesiell måte.
Enklere

Forestillingen orientering av RISC-arkitektur er på grunn av sin enkle og effektive instruksjonssett . Denne enkelheten gjør at RISC-prosessorer er lettere å designe og billig å produsere , noe som gjør dem ideelle for spesialbygde og billig databehandling maskiner som utfører repeterende instruksjoner .
Long Instruction Strings
< p> RISC-prosessorer kan tilpasses til å kjøre CISC stil instruksjon strenger , men de er utrolig ineffektive i å gjøre det . Siden en RISC -prosessor kan bare håndtere en instruksjon streng av gangen , trenger kode for å være mer oppdelt , og derfor mer komplisert .