-- Definer enheten til 5-bit skiftregisteret

enhet shift_register_5bit er

port (

clk:i std_logic; -- Klokkesignal

tilbakestill:i std_logic; -- Tilbakestill signal

data_in:i std_logic; -- Inndata

data_out:out std_logic -- Utdata

);

sluttenhet shift_register_5bit;

-- Definer arkitekturen til 5-bit skiftregisteret

arkitektur Atferden til shift_register_5bit er

-- Definer de interne registrene

signal reg1, reg2, reg3, reg4, reg5 :std_logic :='0';

begynne

-- Skiftregisterimplementering

prosess (clk, tilbakestill)

begynne

if (tilbakestill ='1') da

-- Tilbakestill alle registre til null

reg1 <='0';

reg2 <='0';

reg3 <='0';

reg4 <='0';

reg5 <='0';

elsif (clk'event og clk ='1') deretter

-- Skift dataene

reg5 <=reg4;

reg4 <=reg3;

reg3 <=reg2;

reg2 <=reg1;

reg1 <=data_in;

slutt hvis;

avslutte prosessen;

-- Tilordne utdataene

data_out <=reg5;

sluttarkitektur Behavioral;

```