bibliotek IEEE;

bruk IEEE.STD_LOGIC_1164.all;

enhet AND_gate er

port (

A:i STD_LOGIC;

B:i STD_LOGIC;

Y :ut STD_LOGIC

);

slutt AND_gate;

arkitektur Atferden til AND_gate er

begynne

Y <=A og B;

slutt Behavioral;

```