Her er koden.

``` vhdl

-- VHDL-kode for en NOR-port

-- Definer enheten

enhet NOR_gate er

port (

A, B:i std_logic;

Y :ut std_logic

);

slutt NOR_gate;

-- Definer arkitekturen

arkitektur Atferden til NOR_gate er

begynne

Y <=ikke (A eller B);

slutt Behavioral;

```